一、定点运算器的核心功能概述定点运算器是 CPU 中完成定点算术运算加、减、逻辑运算与、或、非、异或、移位、数据传送的核心部件只处理定点数不包含浮点运算电路。✅ 重点定点运算器核心基础是加法器减法通过补码加法实现。一句话所有定点加减运算都转化为补码相加运算器的核心就是并行加法器 配套控制电路。二、定点运算器的基本组成部件必考重点定点运算器一般由下面 5 类基本部件构成1. ALU算术逻辑单元ALU 是运算器核心核心器件是并行加法器在功能选择信号控制下可实现算术运算、逻辑运算。✅ 重点ALU 本身没有记忆功能运算结果不能保存输出结果需要送到寄存器。2. 通用寄存器组用来存放参与运算的操作数、运算结果。特点读写速度快数量多个通用寄存器可减少访问内存次数提升速度✅ 重点运算时操作数先从寄存器送到 ALU 输入端运算结果回写寄存器。3. 多路选择器 / 输入选择门作用选择送到 ALU 两个输入端的数据来源来自不同寄存器、总线、外部输入。解决多条数据通路之间的数据选择问题。4. 移位电路移位器常见移位类型逻辑移位、算术移位、循环移位。位置一般放在 ALU 输出端ALU 算完之后再移位也有方案放在输入端。✅ 重点乘法、除法运算都需要大量移位操作移位器是定点乘除硬件的基础。5. 标志寄存器状态条件寄存器 PSW保存本次运算产生的状态标志位供分支指令判断。常见标志C进位 / 借位标志Z零标志结果为 0 置 1N符号标志结果符号位V溢出标志定点加减溢出判断P奇偶标志✅ 重点溢出标志 V 只针对有符号补码定点数无符号数只用进位 C 判断。三、并行加法器与进位链本章重中之重3.1 并行加法器基本概念n 位并行加法器由 n 个全加器 FA 串联构成一次性同时输入 n 位操作数。串行进位行波进位加法器 RCA低位进位输出接到高位进位输入。❌ 缺点进位逐级传递位数越长延迟越大速度慢。并行进位先行进位、超前进位 CLA所有进位信号同时产生不等待低位进位。✅ 重点先行进位的核心思想根据原始输入 Ai、Bi、C0 直接算出每一位进位 Ci消除进位传递延迟。两个基础函数先行进位公式来源进位生成函数Gi AiBi本位自己就能产生进位进位传递函数Pi Ai ⊕ Bi把低位的进位传递到高位。进位表达式Ci1 Gi PiCi3.2 分组先行进位组内并行、组间串行 / 组间并行工程上不会做全字长一次性超前进位电路扇出太大、成本高采用分组单级先行进位组内并行组间串行小组内部先行进位组与组之间进位串行传递。速度中等电路简单。多级先行进位组内并行组间并行不仅组内快速产生进位还产生组进位生成 / 传递函数组之间进位也并行生成速度最快电路复杂。✅ 考点区分串行进位速度最慢电路最简单组内先行、组间串行折中方案组间先行进位二级先行进位高速 CPU 定点加法器主流方案。四、定点运算器的数据通路结构4.1 单总线结构运算器所有寄存器、ALU 都挂在一条内部总线上同一时刻总线只能传一组数据ALU 两个输入端需要两个暂存器锁存器保存操作数。✅ 特点结构简单、器件少、成本低缺点同一时刻只能传送一个数据速度慢。4.2 双总线结构运算器两条内部总线可以同时送出两个操作数到 ALU 输入端。✅ 特点运算速度比单总线快但结果回写会有总线冲突需要协调。4.3 三总线结构运算器ALU 两个输入分别占用两条总线运算结果走第三条总线。✅ 特点三个操作通路并行速度最快硬件成本高、线路复杂。总结对比简答高频考点单总线——简单、慢双总线——折中三总线——高速、复杂。五、定点乘除法硬件支持简要定点运算器基础 ALU 只支持加减、移位硬件乘法器基于加法器 移位电路通过多次加法 移位实现乘法硬件除法器加减交替法不恢复余数法依靠 ALU 加减、移位电路实现。✅ 重点乘除不是 ALU 原生直接一条指令完成是反复调用加法与移位电路。六、高频简答题汇总定点运算器由哪些部件组成各自作用答ALU算术逻辑运算、通用寄存器组存放操作数结果、多路选择器数据源选择、移位器各类移位、标志寄存器保存运算状态标志。先行进位加法器为什么比串行进位加法器快答串行进位进位逐级传递先行进位利用 Gi、Pi 直接由原始输入同时生成所有进位消除进位传递延迟。标志寄存器 V溢出位和 C进位位有什么区别答C 是最高位向外的进位用于无符号数V 是有符号补码运算溢出判断结果超出补码表示范围二者独立没有必然关系。单总线运算器为什么需要 ALU 输入暂存器答单总线同一时刻只能放一个数据ALU 需要两个输入因此必须用暂存器锁存第一个操作数再送第二个操作数。七、易错点总结避坑❌ 误区ALU 可以保存结果。✅ 纠正ALU 是组合逻辑电路无存储能力结果必须送入寄存器。❌ 误区溢出 产生进位。✅ 纠正有符号数溢出看 V无符号数溢出看 C互不相同。❌ 误区先行进位可以无限分组。✅ 纠正位数很大时全部并行进位电路代价太高实际采用分组先行进位。❌ 误区移位器一定在 ALU 输入端。✅ 纠正主流设计移位器放在 ALU 输出端。
一、定点运算器的核心功能概述定点运算器是 CPU 中完成定点算术运算加、减、逻辑运算与、或、非、异或、移位、数据传送的核心部件只处理定点数不包含浮点运算电路。✅ 重点定点运算器核心基础是加法器减法通过补码加法实现。一句话所有定点加减运算都转化为补码相加运算器的核心就是并行加法器 配套控制电路。二、定点运算器的基本组成部件必考重点定点运算器一般由下面 5 类基本部件构成1. ALU算术逻辑单元ALU 是运算器核心核心器件是并行加法器在功能选择信号控制下可实现算术运算、逻辑运算。✅ 重点ALU 本身没有记忆功能运算结果不能保存输出结果需要送到寄存器。2. 通用寄存器组用来存放参与运算的操作数、运算结果。特点读写速度快数量多个通用寄存器可减少访问内存次数提升速度✅ 重点运算时操作数先从寄存器送到 ALU 输入端运算结果回写寄存器。3. 多路选择器 / 输入选择门作用选择送到 ALU 两个输入端的数据来源来自不同寄存器、总线、外部输入。解决多条数据通路之间的数据选择问题。4. 移位电路移位器常见移位类型逻辑移位、算术移位、循环移位。位置一般放在 ALU 输出端ALU 算完之后再移位也有方案放在输入端。✅ 重点乘法、除法运算都需要大量移位操作移位器是定点乘除硬件的基础。5. 标志寄存器状态条件寄存器 PSW保存本次运算产生的状态标志位供分支指令判断。常见标志C进位 / 借位标志Z零标志结果为 0 置 1N符号标志结果符号位V溢出标志定点加减溢出判断P奇偶标志✅ 重点溢出标志 V 只针对有符号补码定点数无符号数只用进位 C 判断。三、并行加法器与进位链本章重中之重3.1 并行加法器基本概念n 位并行加法器由 n 个全加器 FA 串联构成一次性同时输入 n 位操作数。串行进位行波进位加法器 RCA低位进位输出接到高位进位输入。❌ 缺点进位逐级传递位数越长延迟越大速度慢。并行进位先行进位、超前进位 CLA所有进位信号同时产生不等待低位进位。✅ 重点先行进位的核心思想根据原始输入 Ai、Bi、C0 直接算出每一位进位 Ci消除进位传递延迟。两个基础函数先行进位公式来源进位生成函数Gi AiBi本位自己就能产生进位进位传递函数Pi Ai ⊕ Bi把低位的进位传递到高位。进位表达式Ci1 Gi PiCi3.2 分组先行进位组内并行、组间串行 / 组间并行工程上不会做全字长一次性超前进位电路扇出太大、成本高采用分组单级先行进位组内并行组间串行小组内部先行进位组与组之间进位串行传递。速度中等电路简单。多级先行进位组内并行组间并行不仅组内快速产生进位还产生组进位生成 / 传递函数组之间进位也并行生成速度最快电路复杂。✅ 考点区分串行进位速度最慢电路最简单组内先行、组间串行折中方案组间先行进位二级先行进位高速 CPU 定点加法器主流方案。四、定点运算器的数据通路结构4.1 单总线结构运算器所有寄存器、ALU 都挂在一条内部总线上同一时刻总线只能传一组数据ALU 两个输入端需要两个暂存器锁存器保存操作数。✅ 特点结构简单、器件少、成本低缺点同一时刻只能传送一个数据速度慢。4.2 双总线结构运算器两条内部总线可以同时送出两个操作数到 ALU 输入端。✅ 特点运算速度比单总线快但结果回写会有总线冲突需要协调。4.3 三总线结构运算器ALU 两个输入分别占用两条总线运算结果走第三条总线。✅ 特点三个操作通路并行速度最快硬件成本高、线路复杂。总结对比简答高频考点单总线——简单、慢双总线——折中三总线——高速、复杂。五、定点乘除法硬件支持简要定点运算器基础 ALU 只支持加减、移位硬件乘法器基于加法器 移位电路通过多次加法 移位实现乘法硬件除法器加减交替法不恢复余数法依靠 ALU 加减、移位电路实现。✅ 重点乘除不是 ALU 原生直接一条指令完成是反复调用加法与移位电路。六、高频简答题汇总定点运算器由哪些部件组成各自作用答ALU算术逻辑运算、通用寄存器组存放操作数结果、多路选择器数据源选择、移位器各类移位、标志寄存器保存运算状态标志。先行进位加法器为什么比串行进位加法器快答串行进位进位逐级传递先行进位利用 Gi、Pi 直接由原始输入同时生成所有进位消除进位传递延迟。标志寄存器 V溢出位和 C进位位有什么区别答C 是最高位向外的进位用于无符号数V 是有符号补码运算溢出判断结果超出补码表示范围二者独立没有必然关系。单总线运算器为什么需要 ALU 输入暂存器答单总线同一时刻只能放一个数据ALU 需要两个输入因此必须用暂存器锁存第一个操作数再送第二个操作数。七、易错点总结避坑❌ 误区ALU 可以保存结果。✅ 纠正ALU 是组合逻辑电路无存储能力结果必须送入寄存器。❌ 误区溢出 产生进位。✅ 纠正有符号数溢出看 V无符号数溢出看 C互不相同。❌ 误区先行进位可以无限分组。✅ 纠正位数很大时全部并行进位电路代价太高实际采用分组先行进位。❌ 误区移位器一定在 ALU 输入端。✅ 纠正主流设计移位器放在 ALU 输出端。
知识建站
内容驱动
阅读友好版式
SEO 精细化
线索转化